Altera PHYLite Instrukcja Użytkownika Strona 54

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
  • Strona
    / 61
  • Spis treści
  • BOOKMARKI
  • Oceniono. / 5. Na podstawie oceny klientów
Przeglądanie stron 53
Figure 27: ALTDQ_DQS2 Settings for Bidirectional Type DQ and DQS
Note: The DQS enable block must be enabled for NAND Flash, which has bidirectional strobe.
Note: DQS phase shift is set to 135° to gain maximum margin (due to the memory clock is slower than
the DLL’s minimum frequency)
Figure 28: ALTDQ_DQS2 settings for output type (Addr/Cmd)
Note:
The settings in the figure are for the address/command lines.
54
Implementation Using the ALTDQ_DQS2 IP Core
ug_altera_phylite
2015.01.16
Altera Corporation
Altera PHYLite for Parallel Interfaces IP Core User Guide
Send Feedback
Przeglądanie stron 53
1 2 ... 49 50 51 52 53 54 55 56 57 58 59 60 61

Komentarze do niniejszej Instrukcji

Brak uwag