Altera ALTDLL Instrukcja Użytkownika Strona 99

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
  • Strona
    / 117
  • Spis treści
  • BOOKMARKI
  • Oceniono. / 5. Na podstawie oceny klientów
Przeglądanie stron 98
4–63 Chapter 4: Functional Description
Design Example: Implementing Half-Rate DDR2 Interface in Stratix III
ALTDLL and ALTDQ_DQS Megafunctions User Guide © February 2012 Altera Corporation
Figure 4–25. Data Transfer From the FPGA Core to the Bidirectional DQ Pin with No Delay Chains Activated
bidir_dq_0_output_delay_chain1_inst.dataout
bidir_dq_0_output_delay_chain2_inst.dataout
bidir_dq_io[7:0]
dqs_hr_oe_in[1:0]
dqs_hr_output_data_in[3:0]
dqs_output_hr_ddio_out_low_inst.dataout
dqs_output_hr_ddio_out_high_inst.dataout
dqs_output_delay_chain1_inst.dataout
dqs_output_delay_chain2_inst.dataout
dqs_output_ddio_out_inst.dataout
dqs_io
00 FF 00 FF
inclk0
locked
areset
config_clk
config_datain
config_update
c2
bidir_dq_io_config_ena[7:0]
bidir_dq_hr_oe_in[15:0]
bidir_dq_0_oe_ddio_oe_inst.dataout
bidir_dq_0_oe_hr_ddio_out_inst.dataout
bidir_dq_0_oe_delay_chain1_inst.dataout
bidir_dq_0_oe_delay_chain2_inst.dataout
c3
bidir_dq_hr_output_data_in[31:0]
c1
bidir_dq_0_output_hr_ddio_out_high_inst.dataout
bidir_dq_0_output_hr_ddio_out_low_inst.dataout
bidir_dq_0_output_ddio_out_inst.dataout
output_dq_0_output_delay_chain1_inst.dataout
output_dq_0_output_delay_chain2_inst.dataout
00
00000000 FFFFFFFF 00000000 FFFFFFFF
0ns 20ns 40ns 60ns 80ns 100ns 120ns 140ns 160ns 180ns 200ns 220ns 240ns 260ns 280ns 300ns
[1]
bidir_dq_0_output_delay_chain1_inst.datain
bidir_dq_0_output_delay_chain2_inst.datain
[2]
[3]
[5]
[7]
[8, 9, 10]
[12]
[13, 14, 15]
[16]
[17,18]
Przeglądanie stron 98
1 2 ... 94 95 96 97 98 99 100 101 102 103 104 ... 116 117

Komentarze do niniejszej Instrukcji

Brak uwag