Altera Avalon Verification IP Suite Instrukcja Użytkownika Strona 112

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
  • Strona
    / 224
  • Spis treści
  • BOOKMARKI
  • Oceniono. / 5. Na podstawie oceny klientów
Przeglądanie stron 111
signal_write_response_complete
signal_write_response_completePrototype:
Verilog HDL: None
VHDL: N.A.
Arguments:
voidReturns:
Notifies the testbench that the write response has been received and inserted
into the response queue.
Description:
Verilog HDLLanguage support:
Avalon-MM Monitor
Altera Corporation
Send Feedback
signal_write_response_complete
7-40
Przeglądanie stron 111
1 2 ... 107 108 109 110 111 112 113 114 115 116 117 ... 223 224

Komentarze do niniejszej Instrukcji

Brak uwag