Altera Avalon Verification IP Suite Instrukcja Użytkownika Strona 169

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
  • Strona
    / 224
  • Spis treści
  • BOOKMARKI
  • Oceniono. / 5. Na podstawie oceny klientów
Przeglądanie stron 168
signal_min_transaction_queue_size
signal_min_transaction_queue_sizePrototype:
Verilog HDL: None
VHDL: N.A.
Arguments:
None.Arguments:
voidReturns:
Triggers when the size of the pending queue falls below the minimum size.Description:
Verilog HDLLanguage support:
Tri-State Conduit BFM
Altera Corporation
Send Feedback
signal_min_transaction_queue_size
12-10
Przeglądanie stron 168
1 2 ... 164 165 166 167 168 169 170 171 172 173 174 ... 223 224

Komentarze do niniejszej Instrukcji

Brak uwag