Altera Avalon Verification IP Suite Instrukcja Użytkownika Pobierz pdf (Strona 136)

100

101

signal_sink_ready_deassert

signal_sink_ready_deassertPrototype:

Verilog HDL: None

VHDL: N.A.

Arguments:

voidReturns:

Signals that sink_ready is deasserted, turning on back pressure.Description:

Verilog HDLLanguage support:

signal_transaction_received

signal_transaction_receivedPrototype:

Verilog HDL: None

VHDL: N.A.

Arguments:

voidReturns:

Signals that the transaction has been received and queued.Description:

Verilog HDLLanguage support:

Avalon-ST Sink BFM

Altera Corporation

Send Feedback

signal_sink_ready_deassert

9-10

1 2 ... 131 132 133 134 135 136 137 138 139 140 141 ... 223 224

Komentarze do niniejszej Instrukcji

Brak uwag

Altera Avalon Verification IP Suite Instrukcja Użytkownika Strona 136

Komentarze do niniejszej Instrukcji

Powiązane produkty i podręczniki dla Urządzenia pomiarowe Altera Avalon Verification IP Suite